کاهش توان نشتی مدارهای ناهمگام در تکنولوژی بسیار زیرمیکرون

مشکلات مطرح در سیستم های همگام در مدارهای بسیار مجتمع، طراحی های ناهمگام را به عنوان یکی از نامزدهای روشهای طراحی، در تکنولوژی های آینده مطرح کرده است. در ازای مزایای که با استفاده از طراحی ناهمگام حاصل می شود، تعداد ترانزیستورهای مــدار به شدت افزایــش می یابد. کاهش اندازه تکنولوژی و همچنین افزایش حجم مدارها موجب شده است تا توان نشتی به عنوان بخش مهمی از مجموع توان مصرفی تراشه ها در تکنولوژی بسیار ریز میکرون مطرح گردد. مدارهای ناهمگام به دلیل داشتن حجم بالای ترانزیستور، مصرف توان نشتی بالایی دارند؛ لذا نیاز شدیدی به ارایه روش هایی جهت کاهش توان نشتی با حفظ کارایی آنها احساس می شود. در میان روش های طراحی ارایه شده جهت کاهش توان نشتی، روش استفاده ار ترانزیستورهای با ولتاژ آستانه دو(چند)گانه دارای محبوبیت زیادی می باشند. آنچه که در مطلب زیر مد نظر است، ارایه روشی جهت طراحی مدارهای ناهمگام مبتنی بر الگو با ولتاژ آستانه دوگانه می باشد. دراین راستا، مسیله تخصیص ولتاژ آستانه در مدارهای ناهمگام را، با استفاده از گراف گذر حالت و مدل پترینت زمان دار احتمالی، به عنوان یک مسیله بهینه سازی مدل کرده ایم. سپس با استفاده از روش های مکاشفه ای شبیه سازی بازپخت و ژنتیک کوانتمی، راه کارهایی جهت تخصیص بهینه ولتاژ آستانه مطرح می نماییم. برای تخصیص ولتاژ آستانه در مدارهای شرطی، یک معیار موثر جهت آنالیز ایستای کارایی مدارهای ناهمگام دارای قابلیت انتخاب برمبنای پیدا کردن دورهای یک گراف جهت دار ارایه داده ایم. نتایج حاصل از آزمایش های تجربی نشان می دهد که روش ارایه شده می تواند به طور میانگین 65 درصد توان نشتی را در حالت بیکار کاهش دهد، در حالی که کارایی را تنها 7 درصد کاهش می دهد.